

WIKI, Stare WETI, **jakieś inne(głównie TeDe), chuj wie czy dobrze**

Mikroprocesor :

- układ cyfrowy wykonany jako pojedynczy układ scalony o wielkim stopniu integracji (LSI) zdolny do wykonywania operacji cyfrowych według dostarczonego ciągu instrukcji.
- jest to CPU komputera na jednym chipie, zawiera miliony połączonych tranzystorów.

Tranzystor :

- trójelektrodowy (rzadko czteroelektrodowy) półprzewodnikowy element elektroniczny, posiadający zdolność wzmacniania sygnału elektrycznego
- jest to elektryczny przełącznik, poprzez sterowanie napięciem, sterujemy czy wejście jest połączone do wyjścia.

Architektura komputera

- sposób organizacji elementów tworzących komputer. Pojęcie to używane jest dosyć luźno. Może ono dzielić systemy komputerowe ze względu na wiele czynników, zazwyczaj jednak pod pojęciem architektury komputera rozumie się organizację połączeń pomiędzy pamięcią, procesorem i urządzeniami wejścia-wyjścia.
- Innym, stosowanym potocznie znaczeniem terminu "architektura komputera" jest typ procesora wraz z zestawem jego instrukcji. Właściwszym określeniem w tym przypadku jest model programowy procesora (ang. ISA – Instruction Set Architecture).
- definiowana jest przez instrukcje jakie procesor może wykonać. Program napisany dla jednego procesora może być uruchomiony na dowolnym procesorze o tej samej architekturze. Przykłady: IA32 (x86), IA64, PowerPC*, Alpha*, SPARC*, PA-RISC*

Mikroarchitektura

- jest opisem sprzętowej implementacji procesora definiującym jego działanie.
- kroki jakie procesor wykonuje by wykonać określony zestaw instrukcji. Procesory tej samej architektury mają taki sam zestaw instrukcji ale mogą je wykonywać różnymi sposobami.

M-ka cechy

- Wybór listy rozkazów, przetwarzanie potokowe, cache, prognoza rozgałęzień, potok superskalarny, niekolejne wykonanie instrukcji, wielowątkowość i wiele procesorów
- pamięć cache, pipelining, Out-of-Order Execution, Super Scalar Issue

1. Opisać RISC

- Zredukowana liczba rozkazów, Stosunkowo niewiele trybów adresowania, Stała długość instrukcji, Większość instrukcji w 1 cyklu zegara, Operacje zazwyczaj na rejestrach, Potokowe przetwarzanie, Duże możliwości optymalizacyjne
- Reduced Instruction Set Computers – mniejsza ilość mniej skomplikowanych instrukcji (PowerPC). Również znana pod nazwą Load-store architecture. Ma tylko kilka typów instrukcji. Brak instrukcji memory to memory. Zawiera instrukcje typu data loaded to register, data stored from register oraz wszystkie operacje arytmetyczne, logiczne (register to register), Wszystkie instrukcje są 32 bitowe.

2. Opisać CISC

- Dużo rozkazów, Duża liczba trybów adresowania(5-20), Zróżnicowana długość rozkazu, Zróżnicowany czas wykonania zadania, Mikroprogramowalna jednostka sterująca
- Complex Instruction Set Computers – duża liczba instrukcji, niektóre z nich są bardzo skomplikowane (x86). Bardziej skomplikowane instrukcje zbliżają hardware do języków wysokiego poziomu. Pamięć była rozległa mniej, „more powerful” instrukcji (krótsze programy, więcej miejsca na dane). Powerful instructions mają wiele kroków w microcodzie. Złożony hardware jest drogi

3. Cache

- mechanizm, w którym część spośród danych zgromadzonych w źródłach o długim czasie dostępu i niższej przepustowości jest dodatkowo przechowywana w pamięci o lepszych parametrach. Ma to na celu poprawę szybkości dostępu do tych informacji, które przypuszczalnie będą potrzebne w najbliższej przyszłości.

4. Elementy architektury komputerowej

- CU, ALU (Datapath) , Input/Output, Memory,

5. Jednostka arytmetyczno-logiczna

- to jedna z głównych części procesora, prowadząca proste operacje na liczbach całkowitych. ALU jest układem cyfrowym, służącym do wykonywania operacji arytmetycznych (takich jak dodawanie, odejmowanie itp.), operacji logicznych (np. Ex-Or) pomiędzy dwiema liczbami oraz operacje jednoargumentowe takie jak przesunięcie bitów, negacja. ALU jest podstawowym blokiem centralnej jednostki obliczeniowej komputera.

•

6. Control Unit

- komputera są zarządzane przez CU. W jednostce sterującej zbiegają się sygnały informacyjne z całego procesora. Jednym z najważniejszych jest stan rejestru instrukcji (IR). Z tej jednostki wychodzą sygnały sterujące. W tym komponencie znajduje się mikrokod.

7. Data path

- Jednostki wykonujące operacje na danych: IR, PC GPR(rej. Ogól. Przeznaczenia), MAR (r. adr. Pamięci), MDR (dane z/do pamięci), A,B,C –linie danych
- Jest to kolekcja jednostek funkcjonalnych takich jak ALU czy Multipliers, które wykonują operacje na danych. Jest częścią wielu CPU razem z CU (control unit)

8. CUDA:

- opracowana przez firmę Nvidia uniwersalna architektura procesorów wielordzeniowych (głównie kart graficznych) umożliwiająca wykorzystanie ich mocy obliczeniowej do rozwiązywania ogólnych problemów numerycznych w sposób wydajniejszy niż w tradycyjnych, sekwencyjnych procesorach ogólnego zastosowania.

Kwalifikatory funkcji w CUDA

- `_device_` (wyk. i wywołanie GPU)
- `_global_` (wyk. Na GPU, wywołanie na CPU)
- `_host_` (wyk. i wywołanie na CPU)

Kwalifikatory typu zmiennych w CUDA czy cokolwiek to kurwa jest

- `_device_` - umieszczone w pamięci globalnej

- `_constant_` - umieszczone w pam. Stałej
- `_shared_` umieszczone we współdzielonej

A. Co to znaczy, że potok jest zrównoważony

- Niebuforowane potoki, zwane „wave pipelines” nie mają rejestrów między fazami potoku. Zamiast tego opóźnienia w potoku są zrównoważone, tak, że dla każdej fazy, różnica pomiędzy pierwszymi ustabilizowanymi danymi wyjściowymi, a ostatnimi jest zminimalizowana.

B. W jaki sposób zapobiegamy hazardowi danych? Jakie hazardy występują

- Read after write
- Write after read
- Write after write
- Rozwiązania: szeregowanie statyczne (odpowiednia kompilacja usuwa 70%), szeregowanie dynamiczne (sprzętowe, prekursor Out of Order), technika notowania (scoreboarding)

Co możemy zrobić?

Jeśli mamy kod w stylu


sub \$2, \$1, \$3

and \$4, \$2, \$5

możemy je rozdzielić NOPami (powinien to zrobić kompilator). Innym sposobem jest zezwalanie na zapisy tylko przy określonym cyklu zegara.

hazard statyczny, hazard dynamiczny. Hazard statyczny można wyeliminować już na etapie projektowanie układu, dzieje się to kosztem skomplikowania układu. Eliminacja hazardu statycznego powoduje równoczesną eliminację hazardu dynamicznego. Jedną z metod eliminacji jest wprowadzenie taktowania do układu i zrealizowanie go w postaci układu synchronicznego. Likwidacja hazardu może polegać również na wprowadzeniu do układu dodatkowej grupy (nie będzie to już wówczas postać minimalna takiej funkcji), zawierającej elementy sąsiadujących ze sobą grup w tablicy Karnaugh'a.

C. Wykres prawa Gustafsona



Prawo Gustafsona – każdy wystarczająco duży problem może zostać efektywnie zrównoleglony:
 $S(P) = P - a * (P-1)$: s-przyspieszenie, p- ilość procesorów, a – część programu, której nie da się zrównoleglić.

D. Cechy arch. Potokowej („sześć”)

- Jednocześnie kilka instrukcji
- Konieczne zapamiętanie wyników przetwarzania (narzut sprzętu)
- Podział wykonywania operacji na etapy

E. Cykl zegara to 10 ns. Napisać 5 faz potoku

- 4 cykle ALU (40 % przypadków)
- 4 cykle na skok (20% przypadków)
- 5 cykli na dostęp do pamięci(40% przypadku)
- Przeciętny czas wykonania instrukcji w potoku to $10 \text{ ns} * 5 = 50 \text{ ns}$ (1ns zwłoka rejestrów pośrednich)

F. Typowe fazy potoku:

- IF – instruction fetch – pobranie instrukcji
- ID – Instruction decode – dekodowanie rozkazu, spekulatywne odczytanie rejestrów potrzebnych do operacji
- EX- execute –wykonanie rozkazu, wykorzystanie ALU i zapis wyniku do rejestru buforowego
- MEM – odczyt lub zapis rozkazu, (do lub z rejestrów buforowych), dostęp do pamięci
- WB- zapis wyniku do rejestru buforowego procesora

G. Ile faz może posiadać ARM?

- Zależy od modelu: Cortex-A8 może mieć 13.

H. Przykład instrukcji SIMD dla ARM

- SIMD – single instruction multiple data

Koncepcje sterowania pracą Procesora

- Maszyna stanów
- Potok
- Mikrokod

J. CPU większość tranzystorów składa się na cache. GPU -> ALU

MIPS- milions instruction per second – liczba rozkazów wykonywana w ciągu sekundy (w milionach)

MFLOPS – jak wyżej tylko zmiennoprzecinkowe